反映的是一個(gè)5Gbps的信號經(jīng)過35英寸的FR-4板材傳輸后的眼圖，以及經(jīng)過CTLE均衡后對眼圖的改善。

FFE均衡的作用基本上類似于FIR(有限脈沖響應(yīng))濾波器，其方法是根據(jù)相鄰比特的電壓幅度的加權(quán)值進(jìn)行當(dāng)前比特幅度的修正，每個(gè)相鄰比特的加權(quán)系數(shù)直接和通道的沖激響應(yīng)有關(guān)。下面是一個(gè)三階FFE的數(shù)學(xué)描述：

e(t)=cor(t-(0Tp))+cir(t-(1Tp))+czr(t-(2Tp))

式中，e(t)為時(shí)間t時(shí)的電壓波形，是經(jīng)校正(或均衡)后的電壓波形；Tp為時(shí)間延遲(抽頭的時(shí)間延遲);r(t-nTp)為距離當(dāng)前時(shí)間n個(gè)抽頭延遲之前的波形，是未經(jīng)校正(或均衡)的波形；c,為校正系數(shù)(抽頭系數(shù))。 什么是數(shù)字信號(DigitalSignal)；智能化多端口矩陣測試數(shù)字信號測試價(jià)目表

值得注意的是，在同步電路中，如果要得到穩(wěn)定的邏輯狀態(tài)，對于采樣時(shí)鐘和信號間的時(shí)序關(guān)系是有要求的。比如，如果時(shí)鐘的有效邊沿正好對應(yīng)到數(shù)據(jù)的跳變區(qū)域附近，可能會(huì)采樣到不可靠的邏輯狀態(tài)。數(shù)字電路要得到穩(wěn)定的邏輯狀態(tài)，通常都要求在采樣時(shí)鐘有效邊沿到來時(shí)被采信號已經(jīng)提前建立一個(gè)新的邏輯狀態(tài)，這個(gè)提前的時(shí)間通常稱為建立時(shí)間(SetupTime);同樣，在采樣時(shí)鐘的有效邊沿到來后，被采信號還需要保持這個(gè)邏輯狀態(tài)一定時(shí)間以保證采樣數(shù)據(jù)的穩(wěn)定，這個(gè)時(shí)間通常稱為保持時(shí)間(HoldTime)。如圖1.6所示是一個(gè)典型的D觸發(fā)器對建立和保持時(shí)間的要求。Data信號在CLK信號的有效邊沿到來t、前必須建立穩(wěn)定的邏輯狀態(tài)，在CLK有效邊沿到來后還要保持當(dāng)前邏輯狀態(tài)至少tn這么久，否則有可能造成數(shù)據(jù)采樣的錯(cuò)誤。智能化多端口矩陣測試數(shù)字信號測試價(jià)目表數(shù)字信號是離散的。它的幅度被限制在一個(gè)確定的值。

建立時(shí)間和保持時(shí)間加起來的時(shí)間稱為建立/保持時(shí)間窗口，是接收端對于信號保持在 同一個(gè)邏輯狀態(tài)的**小的時(shí)間要求。數(shù)字信號的比特寬度如果窄于這個(gè)時(shí)間窗口就肯定無 法同時(shí)滿足建立時(shí)間和保持時(shí)間的要求，所以接收端對于建立/保持時(shí)間窗口大小的要求實(shí) 際上決定了這個(gè)電路能夠工作的比較高的數(shù)據(jù)速率。通常工 作速率高一些的芯片，很短的建 立時(shí)間、保持時(shí)間就可以保證電路可靠工作，而工作速率低一 些的芯片則會(huì)要求比較長的建 立時(shí)間和保持時(shí)間。

另外要注意的是， 一個(gè)數(shù)字電路能夠可靠工作的比較高數(shù)據(jù)速率不僅取決于接收端對于 建立/保持時(shí)間的要求，輸出端的上升時(shí)間過緩、輸出幅度偏小、信號和時(shí)鐘中有抖動(dòng)、信號 有畸變等很多因素都會(huì)消耗信號建立/保持時(shí)間的裕量。因此一個(gè)數(shù)字電路能夠達(dá)到的比較高數(shù)據(jù)傳輸速率與發(fā)送芯片、接收芯片以及傳輸路徑都有關(guān)系。

建立時(shí)間和保持時(shí)間是數(shù)字電路非常重要的概念，是接收端可靠信號接收的**基本要 求，也是數(shù)字電路可靠工作的基礎(chǔ)?？梢哉f，大部分?jǐn)?shù)字信號的測量項(xiàng)目如數(shù)據(jù)速率、信號 幅度、眼圖、抖動(dòng)等的測量都是為了間接保證信號滿足接收端對建立時(shí)間和保持時(shí)間的要 求，在以后章節(jié)的論述中我們可以慢慢體會(huì)。

高速數(shù)字接口與光電測試

看起來我們好像找到了解決問題的方法，但是，在真實(shí)情況下，理想窄的脈沖或者無限 陡的階躍信號是不存在的，不僅難以產(chǎn)生而且精度不好控制，所以在實(shí)際測試中更多使用正 弦波進(jìn)行測試得到頻域響應(yīng)，并通過相應(yīng)的物理層測試系統(tǒng)軟件進(jìn)行頻域到時(shí)域的轉(zhuǎn)換以 得到時(shí)域響應(yīng)。相比其他信號，正弦波更容易產(chǎn)生，同時(shí)其頻率和幅度精度更容易控制。矢 量網(wǎng)絡(luò)分析儀(Vector Network Analyzer,VNA)可以在高達(dá)幾十GHz 的頻率范圍內(nèi)通過  正弦波掃頻的方式精確測量傳輸通道對不同頻率的反射和傳輸特性，動(dòng)態(tài)范圍可以達(dá)到 100dB以上，所以在現(xiàn)代高速數(shù)字信號質(zhì)量的分析中，會(huì)借助高性能的矢量網(wǎng)絡(luò)分析儀對高 速傳輸通道的特性進(jìn)行測量。矢量網(wǎng)絡(luò)分析儀測到的一段差分傳輸線的通道損 耗及根據(jù)這個(gè)測量結(jié)果分析出的信號眼圖。
數(shù)字通信的帶寬表征為：bit的傳輸速率；

數(shù)字信號測試串行總線的8b/10b編碼(8b/10bEncoding)

前面我們介紹過，使用串行比并行總線可以節(jié)省更多的布線空間，芯片、電纜等的尺寸可以做得更小，同時(shí)傳輸速率更高。但是我們知道，在很多數(shù)字系統(tǒng)如CPU、DSP、FPGA等內(nèi)部，進(jìn)行數(shù)據(jù)處理的小單位都是Byte,即8bit,把一個(gè)或多個(gè)Byte的數(shù)據(jù)通過串行總線可靠地傳輸出去是需要對數(shù)據(jù)做些特殊處理的。將并行數(shù)據(jù)轉(zhuǎn)換成串行信號傳輸?shù)暮唵蔚姆椒ㄈ鐖D1.19所示。比如發(fā)送端的數(shù)據(jù)寬度是8bit,時(shí)鐘速率是100MHz,我們可以通過Mux(復(fù)用器)芯片把8bit的數(shù)據(jù)時(shí)分復(fù)用到1bit的數(shù)據(jù)線上，相應(yīng)的數(shù)據(jù)速率提高到800Mbps(在有些LVDS的視頻信號傳輸中比較常用的是把并行的7bit數(shù)據(jù)時(shí)分復(fù)用到1bit數(shù)據(jù)線上)。信號到達(dá)接收端以后，再通過Demux(解復(fù)用器)芯片把串行的信號分成8路低速的數(shù)據(jù)。 數(shù)字信號處理中的基礎(chǔ)運(yùn)算；電氣性能測試數(shù)字信號測試推薦貨源

數(shù)字信號是一種信號與自變量和因變量的分散。變量通常用整數(shù)表示的，而因變量的數(shù)量有限的數(shù)字表示。智能化多端口矩陣測試數(shù)字信號測試價(jià)目表

基本上可以看到數(shù)字信號的頻域分量大部分集中在1/7U,這個(gè)頻率以下，我們可以將這個(gè)頻率稱之為信號的帶寬，工程上可以近似為0.35/0,當(dāng)對設(shè)計(jì)要求嚴(yán)格的時(shí)候，也可近似為0.5/rro

也就是說，疊加信號帶寬（0.35/。）以下的頻率分量基本上可以復(fù)現(xiàn)邊沿時(shí)間是tr的數(shù)字時(shí);域波形信號。這個(gè)頻率通常也叫作轉(zhuǎn)折頻率或截止頻率（Fknee或cutofffrequency）

*信號的能量大部分集中在信號帶寬以下，意味著我們在考慮這個(gè)信號的傳輸效應(yīng)時(shí)，主要關(guān)注比較高頻率可以到信號的帶寬。

所以，假如在數(shù)字信號的傳輸過程中可以保證在信號的帶寬（0.35億）以下的頻率分量（模擬信號）經(jīng)過互連路徑的質(zhì)量，則我們可以保證接收到比較完整的數(shù)字信號。

然而，我們會(huì)在下面看到在考慮信號完整性問題時(shí)由于傳輸路徑阻抗不連續(xù)對信號的反射，損耗隨頻率的增加而增加的特性等因素，這些頻率分量在傳輸時(shí)會(huì)有畸變，從而造成接收到的各個(gè)頻率的分量疊加在時(shí)并不能完全保證復(fù)現(xiàn)原有的時(shí)域的數(shù)字信號。 智能化多端口矩陣測試數(shù)字信號測試價(jià)目表